一、 核心原則：濾波電容必須靠近芯片電源引腳

1. 濾波電容的焊盤應(yīng)直接連接在芯片電源引腳的焊盤上，或通過最短的導線連接，線路長度盡量控制在 5mm 以內(nèi)。
2. 對于多電源引腳的芯片（如 FPGA、CPU），每個電源引腳都應(yīng)配備獨立的濾波電容，避免多個引腳共用一顆電容。
3. 采用 “電容 + 引腳” 的最短路徑布局，優(yōu)先選擇 0402、0603 封裝的小型化電容，減少占用 PCB 空間，縮短布線長度。

二、 接地講究：濾波電容的接地端必須低阻抗

1. 優(yōu)先采用接地平面（GND Plane）：在多層 PCB 中，應(yīng)設(shè)置獨立的接地層，濾波電容的接地端直接連接到接地平面，通過過孔實現(xiàn) “電容 - 接地平面” 的低阻抗連接。接地平面可大幅降低接地阻抗，同時起到屏蔽干擾的作用。
2. 單點接地，避免接地環(huán)路：濾波電容的接地端應(yīng)采用單點接地，避免多個電容的接地線路形成環(huán)路，否則會引入額外的電磁干擾。
3. 過孔設(shè)計要合理：連接電容接地端的過孔應(yīng)盡量靠近電容焊盤，過孔直徑選擇 0.3~0.5mm，數(shù)量根據(jù)電流大小確定（高頻濾波電容通常 1 個過孔即可），避免過孔過長導致寄生電感增大。

三、 高低頻電容搭配布局：分層濾波，各司其職

1. 小容量陶瓷電容靠近芯片引腳：負責濾除高頻干擾（1MHz 以上），必須緊貼芯片電源引腳，縮短高頻信號的傳輸路徑。
2. 大容量電解電容靠近電源輸入端：負責濾除低頻紋波（1kHz 以下）和儲能，可布局在 PCB 的電源接口處或芯片附近的電源匯流排上，無需過分靠近芯片引腳。
3. 兩種電容的接地端應(yīng)連接到同一接地平面，確保干擾信號都能有效泄放。

四、 避免與高頻信號線路交叉：防止電容成為干擾源

1. 濾波電容應(yīng)遠離射頻線路、時鐘線路等高頻信號線路，間距至少保持 2mm 以上。
2. 若 PCB 空間有限，必須交叉時，應(yīng)采用接地平面將兩者隔離，避免信號耦合。
3. 電容的布線應(yīng)盡量短而直，避免彎曲布線，減少線路的寄生電感和電容。

五、 批量電容布局：均勻分布，避免局部電流集中

1. 沿電源匯流排均勻布置濾波電容，確保電流分布均勻，降低線路的阻抗損耗。
2. 電容之間的間距保持一致，通常為 20~50mm，具體根據(jù) PCB 尺寸和電容數(shù)量調(diào)整。
3. 避免將多個電容密集排布在同一區(qū)域，防止散熱不良導致電容壽命縮短。