Sub-6GHz 頻段（2.6-3.5GHz）、速率≤10Gbps：選擇改性環(huán)氧樹脂基材（如羅杰斯 4350B、松下 Megtron 6），Dk=3.4-3.6，Df≤0.0035，成本適中，適合基站射頻部分、5G 手機主板；

毫米波頻段（24GHz+）、速率≥25Gbps：選擇氟化物基材（如羅杰斯 RT/duroid 5880、泰康利 TLY-5），Dk=2.1-2.3，Df≤0.001，損耗最小，適合毫米波雷達、高精度射頻模塊；

高功率散熱需求（如基站 PA 模塊）：選擇高導熱基材（如羅杰斯 TC350，導熱系數 1.2W/(m?K)），或金屬基板（如鋁基板，導熱系數 20W/(m?K)），確保熱量快速傳導。

導電率：高頻線路選用高導電率銅箔（≥98% IACS），如 JX 銅箔的 HF-UL 系列，導體損耗比普通銅箔減少 15%；

表面粗糙度：10GHz 以上頻段選用低粗糙度銅箔（Ra≤0.3μm），如三井金屬的 VLP 銅箔，避免趨膚效應導致的損耗增加；

厚度：射頻線路銅箔厚度≥35μm（1oz），增強電流承載能力；高速差分對線路銅箔厚度 25-35μm，平衡損耗與成本。某基站射頻 PCB 用 25μm 普通銅箔（Ra=0.6μm），10GHz 頻段導體損耗達 0.2dB/inch，改用 35μm 低粗糙度銅箔（Ra=0.2μm）后，損耗降至 0.12dB/inch。

阻焊層：高頻線路區(qū)域的阻焊層需低損耗（Df≤0.005，10GHz），選用無鹵素阻焊油墨（如杜邦 XP2015），厚度 25-30μm，避免阻焊層增加信號損耗；

表面處理：射頻焊盤（如天線焊盤）選用沉金處理（金層厚度 2-3μm），耐腐蝕性好，接觸電阻?。桓咚傩盘柡副P（如 USB 接口）選用沉金 + OSP 復合處理，兼顧可靠性與焊接性；普通焊盤選用 OSP 處理，降低成本。

微帶線結構：高頻線路常用 “微帶線”（線路在基材表面，下方為接地平面），阻抗計算公式：Z? = (87 / √(Dk + 1.41)) × ln (5.98h / (0.8w + t))，其中 h 為基材厚度，w 為線路寬度，t 為銅箔厚度；

參數控制：例如，基材厚度 0.4mm（羅杰斯 4350B，Dk=3.48），銅箔厚度 35μm，需設計線路寬度 0.28mm，阻抗才能達到 50±1Ω；若線路寬度偏差 0.02mm，阻抗偏差會達 ±2Ω，超出標準。

線路長度：高頻線路長度盡量縮短（≤10cm，10GHz 頻段），每增加 1cm，插入損耗增加 0.3dB；避免繞彎，采用 “直線 + 45° 角” 布線，減少信號反射；

過孔數量：高頻線路盡量避免過孔（過孔會引入寄生電感與電容，增加損耗），若必須使用，采用 “盲孔”（僅穿透部分層）替代 “通孔”，寄生參數減少 50%；過孔直徑≤0.3mm，孔壁鍍銅厚度≥20μm，降低接觸電阻。某毫米波模組 PCB 的高頻線路因使用 3 個通孔，28GHz 頻段的插入損耗增加 0.6dB，改用盲孔后，損耗僅增加 0.2dB。

通道隔離：不同天線通道的線路間距≥5mm（Sub-6GHz 頻段），或≥λ/4（λ 為信號波長，毫米波頻段），避免通道間串擾≤-45dB；

對稱布局：多通道線路需對稱布局（長度差≤1mm，間距偏差≤0.1mm），確保各通道信號相位一致；

接地環(huán)繞：在天線線路周圍布置接地環(huán)（寬度≥0.5mm），減少信號向其他區(qū)域輻射。某 5G 手機天線 PCB，4 通道線路間距僅 3mm，通道間串擾達 - 38dB（標準≤-45dB），調整間距至 5mm 并增加接地環(huán)后，串擾降至 - 48dB。

長度匹配：差分對的兩根線路長度差≤3mm（25Gbps 頻段），避免時延 skew 導致信號錯誤；

間距均勻：差分對間距保持一致（偏差≤0.1mm），避免阻抗突變；

遠離干擾源：差分對與射頻線路、電源線路的間距≥3 倍差分對間距（如差分對間距 0.3mm，與干擾源間距≥0.9mm），減少串擾。某基站 CPRI 接口 PCB，25Gbps 差分對長度差達 5mm，信號抖動從 10ps（合格）升至 25ps，調整長度差至 2mm 后，抖動降至 8ps。

電源平面：采用 “單獨電源平面”（如 2.5V、3.3V 電源各占一個平面），避免電源線路與信號線路共享層；

濾波電容：在高速芯片（如 FPGA、SerDes 芯片）的電源引腳旁布置濾波電容（0.1μF 陶瓷電容 + 10μF 鉭電容），電容靠近引腳（間距≤0.5mm），抑制電源噪聲；

電源阻抗：電源平面的阻抗≤0.1Ω（100MHz 頻段），通過增加電源平面面積、減少開槽實現。某 5G FPGA 模組 PCB，因電源平面開槽過多，電源阻抗達 0.3Ω，高速信號誤碼率達 10??（標準≤10?12），優(yōu)化電源平面后，阻抗降至 0.08Ω，誤碼率恢復正常。

分層接地：高頻線路層（如頂層）下方為接地平面（第二層），高速信號層（如第三層）下方為另一接地平面（第四層），避免不同類型信號共享接地平面；

分區(qū)接地：將 PCB 分為 “射頻接地區(qū)”“高速接地區(qū)”“電源接地區(qū)”，各區(qū)通過單點接地（如 0Ω 電阻、磁珠）連接至總接地平面，避免接地環(huán)路；

接地平面完整性：接地平面無開槽、無斷點，射頻接地平面的開槽會導致信號輻射增加，EMI 超標。某 5G 路由器 PCB，因射頻接地平面開槽，EMI 輻射值達 - 40dBμV/m（標準≤-47dBμV/m），填補開槽后，輻射值降至 - 50dBμV/m。

屏蔽腔設計：在射頻模塊、高速芯片區(qū)域設計金屬屏蔽腔（高度≥5mm，壁厚≥0.2mm），屏蔽腔與接地平面緊密連接（阻抗≤0.1Ω），EMI 輻射可減少 20-30dB；

濾波設計：電源輸入端口串聯(lián)共模扼流圈（阻抗≥1kΩ，100MHz），并聯(lián) X 電容（0.1μF）與 Y 電容（10nF），抑制電源線上的共模干擾；

吸收材料：毫米波模塊 PCB 可貼裝電磁吸收材料（如鐵氧體片），厚度 0.1-0.3mm，吸收多余的電磁輻射，EMI 可進一步減少 5-10dB。