PCB 布局設(shè)計(jì)是信號(hào)完整性控制的物理基礎(chǔ)，其核心在于通過(guò)合理規(guī)劃傳輸路徑的物理參數(shù)，確保信號(hào)特性阻抗的連續(xù)性。微帶線(xiàn)和帶狀線(xiàn)作為兩種基本傳輸線(xiàn)結(jié)構(gòu)，在阻抗控制上各具特點(diǎn)。微帶線(xiàn)位于 PCB 表層，一側(cè)暴露在空氣中，另一側(cè)通過(guò)介質(zhì)與參考地平面相鄰，其阻抗公式為 Z={87/√(Er+1.41)}×ln (5.98H/(0.8W+T))，其中 W 為線(xiàn)寬，H 為介質(zhì)厚度，T 為銅箔厚度，Er 為介電常數(shù)。這種結(jié)構(gòu)的優(yōu)勢(shì)是布線(xiàn)方便，但容易對(duì)外輻射電磁能量。

帶狀線(xiàn)位于 PCB 內(nèi)層，被兩層參考平面夾持，電場(chǎng)能量完全封閉在介質(zhì)中，具有更好的電磁兼容性。其阻抗計(jì)算公式為 Z=(60/√Er)×ln {4H/(0.67π(T+0.8W))}，其中 H 為兩參考平面間距。帶狀線(xiàn)的阻抗控制更精確，但對(duì)層疊設(shè)計(jì)要求更高。在實(shí)際設(shè)計(jì)中，100Ω 差分帶狀線(xiàn)采用 8mil 線(xiàn)寬、5mil 間距和 10mil 介質(zhì)厚度時(shí)，能在 FR-4 板材上獲得最佳的阻抗一致性。

層疊結(jié)構(gòu)設(shè)計(jì)是布局的首要環(huán)節(jié)，直接影響信號(hào)完整性和電源完整性。高速設(shè)計(jì)應(yīng)采用 "信號(hào) - 地 - 電源 - 信號(hào)" 的對(duì)稱(chēng)層疊方式，確保每個(gè)信號(hào)層都有緊鄰的參考平面。對(duì)于 10 層板設(shè)計(jì)，典型的優(yōu)化層疊為：頂層（信號(hào)）、地層、信號(hào)層、電源層、信號(hào)層、信號(hào)層、電源層、信號(hào)層、地層、底層（信號(hào)）。這種結(jié)構(gòu)既保證了高速信號(hào)的參考平面完整性，又實(shí)現(xiàn)了電源與地平面的緊密耦合，降低了電源網(wǎng)絡(luò)阻抗。

布線(xiàn)策略需遵循 "距離最短、路徑最直、干擾最小" 原則。高速信號(hào)（如 PCIe、DDR）應(yīng)采用差分對(duì)布線(xiàn)，保持線(xiàn)長(zhǎng)匹配（誤差控制在 5mil 以?xún)?nèi)）和均勻間距，避免直角轉(zhuǎn)彎和分支。時(shí)鐘信號(hào)等關(guān)鍵單端信號(hào)應(yīng)采用屏蔽布線(xiàn)，即在信號(hào)線(xiàn)兩側(cè)布置接地過(guò)孔形成隔離帶，降低串?dāng)_風(fēng)險(xiǎn)。實(shí)際工程中，當(dāng)信號(hào)線(xiàn)間距大于 3 倍線(xiàn)寬時(shí)，串?dāng)_可控制在 - 40dB 以下，滿(mǎn)足大多數(shù)高速系統(tǒng)需求。

接地平面的完整性對(duì)信號(hào)回流至關(guān)重要。信號(hào)回流路徑始終傾向于選擇阻抗最低的路徑，即緊貼信號(hào)線(xiàn)下方的參考平面。布局設(shè)計(jì)中應(yīng)避免接地平面被大面積分割，必要的分割處需設(shè)置足夠多的接地過(guò)孔（每 100mil 至少一個(gè)），確?；亓髀窂降倪B續(xù)性。對(duì)于跨分割的高速信號(hào)，必須在信號(hào)過(guò)孔附近設(shè)置接地過(guò)孔，縮短回流路徑的長(zhǎng)度，否則會(huì)產(chǎn)生巨大的阻抗突變和輻射干擾。

阻抗控制的工藝可行性同樣關(guān)鍵。PCB 制造商通常能保證線(xiàn)寬公差在 ±10% 以?xún)?nèi)，介質(zhì)厚度公差在 ±5% 以?xún)?nèi)。設(shè)計(jì)時(shí)需將這些公差因素納入阻抗計(jì)算，例如 50Ω 微帶線(xiàn)設(shè)計(jì)應(yīng)預(yù)留 5% 的阻抗裕量。同時(shí)，應(yīng)避免采用極端參數(shù)（如線(xiàn)寬 < 4mil 或介質(zhì)厚度 < 3mil），這些參數(shù)會(huì)增加制造難度和成本，降低阻抗控制精度。