一、引言

二、射頻 PCB EMC 的關鍵標準與原理

2.1 核心 EMC 標準要求

• 輻射騷擾：≤34dBμV/m（30MHz-1GHz，Class B），≤39dBμV/m（1GHz-18GHz）；
• 傳導騷擾：≤40dBμV（30MHz-1GHz，電源端口）；
• 電磁敏感度：≥10V/m（80MHz-1GHz），≥20V/m（1GHz-18GHz）；
• 靜電放電（ESD）：接觸放電 ±8kV，空氣放電 ±15kV 無失效。

2.2 EMC 干擾的核心來源與傳播路徑

1. 干擾來源：
   • 內(nèi)部干擾：射頻芯片振蕩器、功率放大器的高頻諧波，電源噪聲（紋波≥100mV）；
   • 外部干擾：其他電子設備的輻射信號、電網(wǎng)浪涌；
2. 傳播路徑：
   • 傳導耦合：通過電源線路、信號線纜傳播；
   • 輻射耦合：通過空間電磁波傳播，高頻信號（≥1GHz）輻射能力極強；
   • 電容 / 電感耦合：PCB 內(nèi)部線路間距過近，形成寄生電容 / 電感，導致串擾。

2.3 捷配 EMC 優(yōu)化的核心技術支撐

三、射頻 PCB EMC 全流程優(yōu)化

3.1 源頭抑制：干擾源設計優(yōu)化

1. 射頻芯片布局：
   • 操作要點：功率放大器（PA）、振蕩器等強干擾源遠離敏感電路（如接收天線、低噪聲放大器 LNA），間距≥5mm；
   • 布局原則：遵循 “發(fā)射 - 接收分離”“數(shù)字 - 模擬分區(qū)”，模擬地與數(shù)字地分開布局，避免地環(huán)路干擾；
2. 電源噪聲抑制：
   • 操作要點：射頻芯片電源引腳旁就近放置去耦電容（0402 封裝，0.1μF+10μF 組合），距離引腳≤3mm，抑制電源紋波；
   • 電源濾波：采用 π 型濾波電路（電感 + 電容 + 電容），濾除電源線路中的高頻噪聲，電感選用疊層電感（額定電流≥1A），電容選用陶瓷電容（ESR≤0.01Ω）；
3. 捷配支持：通過免費 DFM 檢測工具，自動識別電源布局不合理區(qū)域，提供去耦電容擺放優(yōu)化建議。

3.2 路徑阻斷：屏蔽與濾波設計

1. 接地屏蔽設計：
   • PCB 接地：采用 “單點接地 + 多點接地” 混合方案，射頻電路單點接地（接地電阻≤0.1Ω），數(shù)字電路多點接地；
   • 屏蔽墻設計：強干擾源周圍設計接地屏蔽墻（寬度≥2mm，銅厚 2oz），屏蔽墻接地過孔間距≤4mm，形成閉合屏蔽圈，屏蔽效能≥40dB；
   • 天線隔離：多天線系統(tǒng)中，天線間距≥λ/4（λ 為工作波長），避免天線間耦合；
2. 信號濾波設計：
   • 輸入輸出端口：串聯(lián) EMI 濾波器（截止頻率≥2 倍工作頻率），抑制傳導騷擾；
   • 射頻信號線：采用同軸電纜或屏蔽線傳輸，線纜屏蔽層接地（接地電阻≤0.5Ω）；
3. 工藝屏蔽強化：
   • 采用沉金 + OSP 復合表面處理，增強 PCB 抗干擾能力；
   • 關鍵區(qū)域阻焊全覆蓋，避免裸露銅箔形成輻射天線。

3.3 敏感點防護：抗干擾能力提升

1. 敏感電路防護：
   • LNA 等敏感電路周圍設計保護地環(huán)，地環(huán)寬度≥1mm，與敏感電路間距≥0.5mm，降低外部干擾耦合；
   • 敏感信號線路采用差分對設計，線間距≥3 倍線寬，增強抗共模干擾能力；
2. ESD 防護：
   • 接口引腳串聯(lián) ESD 保護器件（TVS 管），響應時間≤1ns，鉗位電壓≤5V；
   • PCB 邊緣預留 ESD 放電間隙（≥0.5mm），避免靜電直接擊穿芯片；
3. 測試驗證：
   • 采用頻譜分析儀檢測輻射騷擾，通過近場探頭定位干擾源；
   • 捷配提供 EMC 預測試服務，提前發(fā)現(xiàn)問題并整改，避免認證失敗。

四、案例驗證：某路由器射頻 PCB EMC 整改實踐

4.1 初始問題

4.2 整改措施（采用捷配 EMC 優(yōu)化方案）

1. 源頭抑制：將 PA 模塊與 LNA 模塊間距從 3mm 擴大至 6mm，數(shù)字地與模擬地分開布局，單點匯接；電源引腳旁增加 2 個 0.1μF 去耦電容，電源線路串聯(lián) π 型濾波器，紋波降至 30mV；
2. 路徑阻斷：在 PA 模塊周圍設計接地屏蔽墻（寬度 2mm，接地過孔間距 3mm）；天線接口串聯(lián) EMI 濾波器，線纜屏蔽層可靠接地；
3. 敏感點防護：LNA 電路周圍設計保護地環(huán)，接口引腳串聯(lián) TVS 管（響應時間 0.8ns）；PCB 邊緣 ESD 放電間隙擴大至 0.8mm；
4. 工藝優(yōu)化：采用捷配沉金 + 全板阻焊工藝，增強抗干擾能力；通過 EMC 暗室預測試，定位并優(yōu)化殘留干擾點。

4.3 整改效果

1. 合規(guī)性達標：輻射騷擾降至 32dBμV/m@2.4GHz，傳導騷擾 38dBμV，符合 CISPR 22 Class B 標準；
2. 抗干擾能力提升：ESD 空氣放電 ±15kV、接觸放電 ±8kV 無失效，電磁敏感度≥20V/m；
3. 性能優(yōu)化：射頻信號信噪比提升 10dB，傳輸速率穩(wěn)定在 1.2Gbps，無信號中斷；
4. 成本節(jié)約：整改周期從 45 天縮短至 7 天，整改成本降低 80%。