很多人以為續(xù)航只和電池有關(guān)，其實(shí)不然 ——PCB 集成化工藝的設(shè)計(jì)，對續(xù)航的影響同樣很大。今天咱們就用問答的形式，聊聊可穿戴設(shè)備 PCB 集成化中的低功耗設(shè)計(jì)工藝，看看怎么通過工藝優(yōu)化，讓設(shè)備續(xù)航更久。

 

 

問：可穿戴設(shè)備 PCB 集成化工藝，為什么會(huì)影響設(shè)備的續(xù)航？
答：可穿戴設(shè)備的電池容量通常很小，比如智能手環(huán)的電池容量只有幾十毫安時(shí)，要是 PCB 的功耗太高，電池很快就會(huì)沒電。PCB 的功耗主要來自兩個(gè)方面： 第一，線路的電阻損耗。PCB 上的線路存在電阻，電流通過時(shí)會(huì)產(chǎn)生熱量，消耗能量。線路越長、越細(xì)，電阻越大，功耗越高。
第二，元器件的漏電損耗。PCB 上的元器件如果貼裝不當(dāng)，或者焊接質(zhì)量差，會(huì)出現(xiàn)漏電現(xiàn)象，比如電容漏電、芯片引腳之間的漏電，這些漏電會(huì)持續(xù)消耗電池電量。
第三，信號干擾導(dǎo)致的額外功耗。如果 PCB 的線路布局不合理，不同模塊之間會(huì)產(chǎn)生電磁干擾，為了抵抗干擾，元器件需要消耗更多的能量來維持正常工作。

 

而 PCB 集成化工藝，能通過縮短線路長度、優(yōu)化元器件布局、減少信號干擾等方式，降低 PCB 的功耗，從而延長設(shè)備的續(xù)航時(shí)間。

 

 

問：可穿戴設(shè)備 PCB 集成化中的低功耗設(shè)計(jì)工藝，核心原則是什么？
答：低功耗設(shè)計(jì)工藝的核心原則只有一個(gè) ——“減少能量損耗，提升能量利用效率”，具體可以拆解為三個(gè)子原則：

這三個(gè)原則不是孤立的，而是相互關(guān)聯(lián)的，比如高集成原則能同時(shí)實(shí)現(xiàn)短路徑原則和低干擾原則。

 

 

問：具體來說，有哪些低功耗設(shè)計(jì)工藝可以延長可穿戴設(shè)備續(xù)航？
答：要實(shí)現(xiàn)低功耗，需要從線路設(shè)計(jì)、元器件選型與貼裝、接地與屏蔽工藝三個(gè)方面入手，具體工藝如下：

 

第一個(gè)工藝：低電阻線路設(shè)計(jì)與加工工藝。
首先，在線路設(shè)計(jì)階段，采用寬線路 + 厚銅箔的設(shè)計(jì)方案。比如把信號線路的寬度從 0.1mm 增加到 0.15mm，銅箔厚度從 12μm 增加到 18μm，這樣能顯著降低線路的電阻。但要注意，線路不能太寬，否則會(huì)占用過多空間，影響集成度。 其次，采用少層化設(shè)計(jì)，盡量用 2-4 層板，代替 6-8 層板。層數(shù)越少，線路的過孔越少，過孔的電阻損耗就越小。比如 4 層板的過孔數(shù)量比 6 層板少 30%，電阻損耗能減少 20% 左右。
最后，加工時(shí)采用電鍍厚銅工藝，在線路表面電鍍一層厚度為 5-10μm 的銅，進(jìn)一步降低線路電阻。電鍍后還要進(jìn)行抗氧化處理，避免線路氧化導(dǎo)致電阻升高。

 

第二個(gè)工藝：低功耗元器件選型與貼裝工藝。
首先，在元器件選型階段，優(yōu)先選擇低功耗封裝的元器件。比如處理器選擇Cortex-M 系列的低功耗芯片，傳感器選擇MEMS（微機(jī)電系統(tǒng)） 傳感器，這些元器件的待機(jī)功耗只有幾微安，比傳統(tǒng)元器件低一個(gè)數(shù)量級。 其次，采用無引腳封裝的元器件，比如 WLCSP 封裝、QFN 封裝，這些封裝的元器件引腳電阻小，漏電損耗低，而且占用空間小，有利于集成化設(shè)計(jì)。
最后，貼裝時(shí)采用高精度貼裝工藝，確保元器件的引腳和 PCB 的焊盤精準(zhǔn)對齊，避免引腳之間的短路和漏電。焊接時(shí)采用低溫回流焊工藝，減少高溫對元器件的損傷，避免元器件性能下降導(dǎo)致的功耗升高。

 

第三個(gè)工藝：接地與屏蔽工藝，減少信號干擾功耗。
首先，采用單點(diǎn)接地工藝，把 PCB 上的所有元器件的接地引腳都連接到同一個(gè)接地點(diǎn)，避免多點(diǎn)接地導(dǎo)致的接地環(huán)路，減少電磁干擾。比如把處理器、傳感器、無線通信模塊的接地引腳都連接到 PCB 的中心接地點(diǎn)，這樣能顯著降低模塊之間的干擾。 其次，在無線通信模塊的周圍設(shè)置屏蔽罩，屏蔽罩采用銅制或鋼制材料，能有效阻擋無線通信模塊產(chǎn)生的電磁波，避免干擾其他模塊。屏蔽罩的厚度控制在 0.1-0.2mm，既保證屏蔽效果，又不會(huì)增加 PCB 的重量。
最后，在 PCB 的表面印刷吸波材料，吸波材料能吸收多余的電磁波，進(jìn)一步減少信號干擾，降低元器件的抗干擾功耗。

 

 

問：除了工藝優(yōu)化，還有哪些輔助手段可以提升續(xù)航？
答：除了 PCB 工藝優(yōu)化，還有兩個(gè)輔助手段能提升續(xù)航：

 

 

問：怎么驗(yàn)證低功耗工藝的效果？
答：驗(yàn)證低功耗工藝的效果，主要靠功耗測試，步驟如下：

 

    可穿戴設(shè)備 PCB 集成化的低功耗設(shè)計(jì)工藝，是 **“硬件工藝 + 軟件優(yōu)化”** 的結(jié)合，只有把兩者都做好，才能真正解決用戶的續(xù)航痛點(diǎn)。