干 PCB 設(shè)計這行快 8 年了,經(jīng)常碰到客戶抱著板子來找我:“我們這板一上電,旁邊的傳感器就亂跳數(shù),要么自己的信號被干擾得沒法用”—— 這十有八九是電磁兼容性(EMC)沒做扎實。今天不扯復(fù)雜理論,就掏掏平時干活用的 6 個 EMC 設(shè)計方法,都是落地性強的干貨,新手也能直接照搬。
很多人覺得接地就是 “整片鋪銅就行”,但高速或敏感電路里,數(shù)字地和模擬地、功率地必須分開。我之前碰過一個工業(yè)控制板客戶:數(shù)字芯片和模擬傳感器的地混在一塊,結(jié)果傳感器采集的信號雜波能到 200mV,根本沒法用。后來把數(shù)字地和模擬地用 “隔離槽” 分開,只在電源入口處用 0Ω 電阻連起來,雜波直接降到 50mV 以內(nèi) —— 這是因為數(shù)字電路的地電流波動大,會干擾模擬電路的弱信號,分區(qū)就是切斷干擾路徑(符合 IPC-2221 第 6.3.2 條的接地隔離要求)。
要是板子空間小,至少得給敏感電路(比如運放、傳感器)單獨鋪 “局部地”,周圍用接地過孔圍起來,形成 “地籠”,能進(jìn)一步擋住干擾。
電源是 EMC 干擾的 “重災(zāi)區(qū)”,尤其是開關(guān)電源的紋波,能順著電源線串遍整個板子。我的固定操作是:每個芯片電源引腳旁,先貼個 0.1μF 的陶瓷電容(懟高頻干擾,比如 100MHz 以上),再貼個 10μF 的電解電容(懟低頻紋波,比如 1MHz 以下)—— 注意,電容離引腳不能超過 5mm,不然引線的寄生電感會讓濾波效果打?qū)φ邸?/span>
之前有個客戶把電容貼在離電源 10mm 的地方,測出來電源紋波還有 150mV;挪到 3mm 處后,紋波直接降到 20mV,完美解決了干擾問題。
高速信號線(比如串口、SPI)靠太近會產(chǎn)生串?dāng)_,這是 EMI 的常見源頭。老規(guī)矩是 “3W 原則”:信號線之間的間距≥3 倍線寬 —— 比如線寬 0.2mm,間距就得≥0.6mm。要是空間實在不夠,至少得保證平行布線長度不超過 10mm,中間加根接地走線當(dāng) “隔離帶”。
我去年做過一個串口通信板,剛開始線間距只有 0.3mm,串口接收端的干擾電壓能到 80mV;調(diào)整到 0.6mm 后,干擾直接降到 15mV,符合 IPC-2221 的串?dāng)_限值要求。
要是板子上有射頻、時鐘這類強干擾源,或者有高精度傳感器,別省屏蔽罩的錢。比如晶振(尤其是 10MHz 以上的),本身就是 “干擾發(fā)射機”,我一般會給它套個金屬屏蔽罩,罩子還要用接地過孔焊在 PCB 的地層上 —— 之前有個路由器客戶,晶振沒屏蔽,導(dǎo)致 WiFi 信號的誤碼率超 10%;加了屏蔽罩后,誤碼率直接降到 0.5% 以內(nèi)。
要是不想用金屬罩,也可以在敏感信號周圍布一圈 “接地過孔”,間距≤5mm,形成 “電磁圍欄”,能擋住 70% 左右的外部干擾。
很多人布局是 “哪里有空放哪里”,但 EMC 好的板子,器件得順著信號流向擺:干擾源(比如開關(guān)電源、晶振)要遠(yuǎn)離敏感電路(比如 AD 采樣、傳感器),至少隔 20mm 以上。
我碰過一個醫(yī)療設(shè)備客戶,把開關(guān)電源芯片貼在 AD 采樣電路旁邊,結(jié)果 AD 采集的生理信號全是毛刺;把電源芯片移到板邊,中間隔了 25mm,毛刺直接消失了 —— 這是因為開關(guān)電源的高頻輻射會 “蓋過” 弱信號,拉開距離是最直接的隔離方法。
兩層板的 EMC 天生弱,因為電源和地沒法緊挨著。要是預(yù)算夠,盡量做四層板:頂層走信號,第二層鋪地,第三層鋪電源,底層走信號 —— 電源和地緊挨著,能形成 “電容效應(yīng)”,把電源紋波和電磁輻射都吸到地層里。
要是只能用兩層板,至少得給敏感信號下面鋪 “完整地平面”,別在地面上開槽,不然會破壞電磁屏蔽的連續(xù)性。
PCB 電磁兼容性設(shè)計不是 “玄學(xué)”,就是把 “接地、濾波、隔離、屏蔽” 這幾件事做扎實。以上 6 個方法,我在十幾個項目里驗證過,只要照著做,80% 的 EMC 問題都能解決。